test0             382 dev/ic/atw.c   	u_int32_t test0, fail_bits;
test0             386 dev/ic/atw.c   	test0 = ATW_READ(sc, ATW_TEST0);
test0             397 dev/ic/atw.c   	if ((test0 & fail_bits) != 0) {
test0             402 dev/ic/atw.c   	switch (test0 & ATW_TEST0_EPTYP_MASK) {
test0             415 dev/ic/atw.c   		    MASK_AND_RSHIFT(test0, ATW_TEST0_EPTYP_MASK));
test0            2979 dev/ic/atw.c   	u_int32_t ackmask = 0, opmode, stsr, test0;
test0            3010 dev/ic/atw.c   	test0 = ATW_READ(sc, ATW_TEST0);
test0            3013 dev/ic/atw.c   	    (test0 & ATW_TEST0_TS_MASK) != ATW_TEST0_TS_STOPPED) {
test0            3016 dev/ic/atw.c   		    atw_tx_state[MASK_AND_RSHIFT(test0, ATW_TEST0_TS_MASK)]));
test0            3018 dev/ic/atw.c   		    sc->sc_dev.dv_xname, bits, test0, stsr));
test0            3022 dev/ic/atw.c   	    (test0 & ATW_TEST0_RS_MASK) != ATW_TEST0_RS_STOPPED) {
test0            3025 dev/ic/atw.c   		    atw_rx_state[MASK_AND_RSHIFT(test0, ATW_TEST0_RS_MASK)]));
test0            3027 dev/ic/atw.c   		    sc->sc_dev.dv_xname, bits, test0, stsr));