sc_cheg 246 dev/pci/if_che.c struct cheg_softc *sc_cheg; sc_cheg 452 dev/pci/if_che.c sc->sc_cheg = gsc; sc_cheg 703 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_ADDR, addr); sc_cheg 704 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_OP(2)); sc_cheg 706 dev/pci/if_che.c if (che_waitfor(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_F_BUSY, 20)) sc_cheg 709 dev/pci/if_che.c return ((int)che_read(sc->sc_cheg, CHE_REG_MI1_DATA)); sc_cheg 718 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_ADDR, addr); sc_cheg 719 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_DATA, val); sc_cheg 720 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_OP(1)); sc_cheg 721 dev/pci/if_che.c che_waitfor(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_F_BUSY, 20); sc_cheg 729 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_ADDR, CHE_MI1_PHYADDR(phy)); sc_cheg 730 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_DATA, reg); sc_cheg 731 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_OP(0)); sc_cheg 733 dev/pci/if_che.c if (che_waitfor(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_F_BUSY, 20)) sc_cheg 736 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_OP(3)); sc_cheg 738 dev/pci/if_che.c if (che_waitfor(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_F_BUSY, 20)) sc_cheg 741 dev/pci/if_che.c return ((int)che_read(sc->sc_cheg, CHE_REG_MI1_DATA)); sc_cheg 749 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_ADDR, CHE_MI1_PHYADDR(phy)); sc_cheg 750 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_DATA, reg); sc_cheg 751 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_OP(0)); sc_cheg 753 dev/pci/if_che.c if (che_waitfor(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_F_BUSY, 20)) sc_cheg 756 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_DATA, val); sc_cheg 757 dev/pci/if_che.c che_write(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_OP(1)); sc_cheg 759 dev/pci/if_che.c che_waitfor(sc->sc_cheg, CHE_REG_MI1_OP, CHE_MI1_F_BUSY, 20);