hshk_cfg         1122 dev/ic/adw.c   	u_int16_t hshk_cfg, able_mask, period = 0;
hshk_cfg         1127 dev/ic/adw.c   	    ADW_MC_DEVICE_HSHK_CFG_TABLE + (2 * tid), hshk_cfg);
hshk_cfg         1131 dev/ic/adw.c   		hshk_cfg &= ~HSHK_CFG_WIDE_XFR;
hshk_cfg         1135 dev/ic/adw.c   		hshk_cfg &= ~HSHK_CFG_OFFSET;
hshk_cfg         1138 dev/ic/adw.c   	    (hshk_cfg & HSHK_CFG_WIDE_XFR) ? 16 : 8);
hshk_cfg         1140 dev/ic/adw.c   	if ((hshk_cfg & HSHK_CFG_OFFSET) == 0)
hshk_cfg         1143 dev/ic/adw.c   		period = (hshk_cfg & 0x1f00) >> 8;
hshk_cfg         1156 dev/ic/adw.c   		printf("MHz %d REQ/ACK offset ", hshk_cfg & HSHK_CFG_OFFSET);